

PAT-NO: JP356050537A

DOCUMENT-IDENTIFIER: JP 56050537 A

TITLE: FORMATION OF MULTILAYERED WIRING FOR  
SEMICONDUCTOR DEVICE

PUBN-DATE: May 7, 1981

INVENTOR-INFORMATION:  
NAME  
HIROSE, YOSHIHIKO

ASSIGNEE-INFORMATION:  
NAME  
MITSUBISHI ELECTRIC CORP

COUNTRY  
N/A

APPL-NO: JP54127538

APPL-DATE: October 1, 1979

INT-CL (IPC): H01L021/90

US-CL-CURRENT: 257/E21.575, 438/FOR.353 , 438/FOR.354

ABSTRACT:

PURPOSE: To prevent the corrosion of the lower wiring layer in the case multilayered wirings of two or more layers are formed, by depositing a metal film which can withstand etching liquid for an interlayer insulating film on the boundary surface between the lower wiring film and the interlayer insulating film.

CONSTITUTION: An oxide insulating film 3 having a hole on an impurity region 2 is formed on a silicon substrate 1. Then, an aluminum

film is deposited, and the first lower wiring film 4 is formed. On said film 4, is deposited a metal 5 such as chromium, molybdenum, tungsten, titanium, and the like which can withstand the etching liquid for the interlayer insulating film 6. Then, an  $\text{SiO}_2$  film which is to become the interlayer insulating film 6 by a reactive sputtering method or a CVD method, and an opening 7 for a through hole is provided at a desired region by a normal method. Finally, an aluminum film 8 which is to become the second wiring metal film is deposited. In this constitution, the lower wiring film 4 is not corroded by fluoric acid which is the etching liquid for the  $\text{SiO}_2$  film.

COPYRIGHT: (C)1981,JPO&Japio

⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑫ 公開特許公報 (A)

昭56—50537

⑪ Int. Cl.<sup>3</sup>  
H 01 L 21/90

識別記号

庁内整理番号  
7210—5F

⑬ 公開 昭和56年(1981)5月7日

発明の数 1  
審査請求 未請求

(全 3 頁)

⑭ 半導体装置の多層配線の形成方法

機株式会社北伊丹製作所内

⑮ 出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2  
番3号

⑯ 特 願 昭54—127538

⑰ 出 願 昭54(1979)10月1日

⑱ 発 明 者 広瀬芳彦

⑲ 代 理 人 弁理士 葛野信一 外1名

伊丹市瑞原4丁目1番地三菱電

明 細 書

1. 発明の名称

半導体装置の多層配線の形成方法

2. 特許請求の範囲

(1) 半導体基板上に形成された第1の配線金属膜、および層間絶縁膜を挟んでこれと対向するとともに上記層間絶縁膜に設けられたスルーホールを介して上記第1の配線金属膜と電気的に導通する第2の配線金属膜を有する多層配線を形成するに当つて、上記第1の配線金属膜を形成後、その上に上記層間絶縁膜のエッチング液に耐える防食金属膜を形成し、更にその上に上記層間絶縁膜を形成し、上記防食金属膜上の上記層間絶縁膜の所要箇所にエッチングによつて上記スルーホール用の開孔を設け、しかる後に上記層間絶縁膜上に上記開孔を通じて上記第1の配線金属膜と電気的に導通する上記第2の配線金属膜を形成する工程を備えたことを特徴とする半導体装置の多層配線の形成方法。

3. 発明の詳細な説明

この発明は半導体装置の2層以上の多層配線の形成方法の改良に関するものである。

従来、半導体装置の電極配線膜材としては、アルミニウムが一般的に使用されている。そして、半導体装置の小形化、機能の肉上の要求につれて、その回路集積度が高くなり、その集積度を高める方法としてはパターンの微細化は勿論、これに加えて電極配線の多層構造化が採用されている。この電極配線の多層構造を2層の場合について説明すると、アルミニウム (AL) 膜を第1層および第2層の電極配線膜に用い、その層間絶縁膜として、低温化学成長法、スパッタリングなどによるシリコン酸化 (SiO<sub>2</sub>) 膜を用いているが、この場合層間絶縁膜としての SiO<sub>2</sub> 膜を選択的にエッチングしてスルーホール用の開孔を施し、第1層の AL 膜を露出させる工程 (以下、この工程を「スルーホールエッチング工程」と称する。) において、SiO<sub>2</sub> 膜に対するフッ酸系のエッチング液が直接第1層の AL 膜に触れるようになるので、この AL 膜までもエッチングされてしまつたり、AL 膜の

(1)

(2)

表面にエッチング液との反応生成物や酸化膜が形成され、その上に第2層のAL膜を形成しても、第1層のAL膜との低抵抗接触が得られず、接触不良となり、半導体装置の製造歩留りの低下、製品の信頼性の低下の大きな原因となっていた。

この発明は以上のような点に鑑みてなされたもので、2層以上の多層配線の形成に当つて、下層配線膜の層間絶縁膜との界面に層間絶縁膜のエッチング液に耐える金属膜を被着させておくことによつて、層間絶縁膜のスルーホールエッチング工程において下層配線膜の表面の侵食されるのを防止し、その上に形成する上層配線膜との間の低抵抗接触の確保できる多層配線の形成方法を提供することを目的としている。

第1図A~Dはこの発明の一実施例を説明するための各工程段階における断面図で、先ず、シリコン(Si)基板(1)の一部に周知の方法によつて形成された、ホウ素、リン、ヒ素などの不純物の拡散領域(2)の上に開孔を有するSiO<sub>2</sub>膜(3)をSi基板(1)上に被着させる(第1図A)。このSiO<sub>2</sub>膜(3)



(a)

のAL膜(4)は酸化されることがない。

つぎいて、上記層間SiO<sub>2</sub>膜(3)の上に、開孔(7)の内面上を含めて第2層のAL膜(5)をスパッタリングなどの周知の方法で、たとえば1μmの厚さに形成し、写真製版技術で所望の配線パターンとする(第1図D)。この場合注意を要するのは、第1図Cの工程において、第1層のAL膜(4)を保護するために設けたニクロム膜(6)の表面がスルーホールエッチングの際にフッ酸系エッチング液に接して若干でも変質すると、第1層および第2層のAL膜(4)および(5)の間の接触不良の原因となりかねないので、第2層のAL膜(5)を形成する前に、スパッタエッチングなどによつてニクロム膜(6)の表面を若干除去することである。この実施例のようにニクロム膜を用いた場合、スパッタエッチングの条件はアルゴンの雰囲気、圧力15mTorr、0.5kVの下で、5分間のエッチングを行えばよい。

なお、ニクロム膜(6)はフッ酸系エッチング液に対して第1層のAL膜(4)を保護できる程度の厚さ



(b)

上に上記開孔に露出しているSi基板(1)の表面上を含めて第1層のAL膜(4)を1μm程度に被着させ、更に、その表面上に同様の方法によつてニクロム膜(6)を、例えば500Å程度に被着させたのち、AL膜(4)およびニクロム膜(6)を周知の写真製版技術によつて、所望の領域のみを残し不要の部分を除去する(第1図B)。この不要部分の除去には、エッチング液としては、ニクロム膜には硝酸第二セリウム・アンモニウム液を、AL膜にはリン酸系エッチング液を用いるのがよい。

次に、第1図Bに示したようにSiO<sub>2</sub>膜(3)、AL膜(4)およびニクロム膜(6)を形成したSi基板(1)上に低温で、例えば反応性スパッタリング法や、熱化学成長(CVD)法によつて層間SiO<sub>2</sub>膜(8)を形成し、周知の写真製版技術によつて、所望の領域にスルーホール用の開孔(7)を設ける(第1図C)。このスルーホールエッチングにはフッ酸系のエッチング液が用いられるが、開孔(7)の底面に露出するのはニクロム膜(6)であり、これはフッ酸系エッチング液に対して耐性を有するので第1層



(c)

その抵抗成分のため接触抵抗の増大を招くかそれがあり、ニクロム膜の場合は2000Å以下の厚さが適当である。また、ニクロムの代りにクロム、モリブデン、タングステン、チタン・モリブデン、チタン・タングステンなど層間絶縁膜のエッチング液に耐える金属ならば何を用いてもよい。


更に、上記実施例では配線膜にAL膜、層間絶縁膜にSiO<sub>2</sub>膜を用いた2層配線構造について述べたが、配線膜および層間絶縁膜の材料はこれに限るものでなく、また一般に多層配線構造にもこの発明は適用できる。

以上詳述したように、この発明では層間絶縁膜を挟んで設けられ、その層間絶縁膜に形成されたスルーホールを介して互いに導通した下層の第1の配線金属膜と上層の第2の配線金属膜とを有する多層配線を形成するに当つて、第1の配線膜を形成した後、その表面に上記層間絶縁膜のエッチング液に耐える防食金属膜を形成した上で層間絶縁膜を形成し、この層間絶縁膜にスルーホール用の開孔をエッチングによつて設け、しかる後に、



(d)

第1図



この層間絶縁膜上に第2の配線金属膜を形成して上記開孔を通じて第1の配線金属膜との電気的導通を保持させるようにしたので、上記層間絶縁膜の開孔形成の際に、そのエッチング液によつて下層の第1の配線金属膜が侵食されることなく、スルーホールによる導通は確実となり、半導体装置の製造歩留りおよび製品の信頼性の向上に寄与する。

#### 4. 図面の簡単な説明

第1図A～Dはこの発明の一実施例を説明するための各工程段階における断面図である。

図において、(1)はSi基板(半導体基板)、(4)は第1層のAL膜(第1の配線金属膜)、(5)はニクロム膜(防食金属膜)、(6)は層間SiO<sub>2</sub>膜(層間絶縁膜)、(7)は開孔、(8)は第2層のAL膜(第2の配線金属膜)である。

なお、図中同一符号は同一または相当部分を示す。

代理人 高野 信一(外1名)

(7)